This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

THIS PAGE BLANK ILEGIO

EUROPEAN PATENT FICE

Patent Abstracts 1 Japan

PUBLICATION NUMBER

02032563

PUBLICATION DATE

02-02-90

APPLICATION DATE

21-07-88

APPLICATION NUMBER

63184401

APPLICANT: RICOH CO LTD:

INVENTOR:

OZAKI MASAHARU;


INT.CL.


H01L 27/088 H01L 21/76

TITLE

DRIVER CIRCUIT HIGH IN

BREAKDOWN STRENGTH





ABSTRACT:

PURPOSE: To provide the title circuit by simplifying the structure of a driver circuit of an electronic device by forming an output transistor to which high voltage is to be applied in a silicon single crystal Isolated through a dielectric, and connecting a source of said output transistor to a substrate located in an island of said silicon single crystal.

CONSTITUTION: In a high breakdown strength driver circuit using NMOS-Trs, all source electrodes 6 of the NMOS-Trs 70, 72, 74 and a polycrystalline substrate 30 are connected to each other through a low resistance diffusion region 12 to prevent a substrate blas from exerting on the high voltage driver circuit even when the driver circuit undergoes high voltage. If an H level is desired as an output, then a logic circuit 84 issues control signals C1, C2 of a low level. Hereby, the Trs 70, 74 are switched off, the Tr 72 is subjected to an H level through a resistor 82 and outputs an H level. Further, if an L level is desired as the output, then the circuit 84 issues the control signals C1, C2 of a high level to switch on the Tr 74. Hereby, the Tr 72 changes to an L level at gate voltage to switch off the Tr 72.

COPYRIGHT: (C) JPO



THIS PAGE BLANK DEPTO

⑲ 日本国特許庁(JP)

① 特許出願公開

@ 公 開 特 許 公 報 (A)

平2-32563

֍Int. CI. ⁵

識別記号

庁内整理番号

❸公開 平成2年(1990)2月2日

H 01 L 27/088 21/76

D 7638-5F 7735-5F

F H 01 L 27/08

102 J

審査請求 未請求 請求項の数 1 (全5頁)

毎発明の名称

髙耐圧ドライバ回路

②特 願 昭63-184401

②出 頤 昭63(1988)7月21日

の発明者 尾崎 正晴の出願人 株式会社リコー

東京都大田区中馬込1丁目3番6号 株式会社リコー内

東京都大田区中馬込1丁目3番6号

②代 理 人 弁理士 野口 繁雄

明白田白

1. 発明の名称

痛耐圧ドライバ回路

2. 特許請求の範囲

(1) 互いに異なる電位レベルを出力する 2 以上の出力トランジスタを備え、各出力トランジスタ は相互に誘電体分離されたシリコン単結晶の島内 に形成された NMOSトランジスタであり、少な くとも高電圧が印加される出力トランジスタのソ ースがその出力トランジスタが形成されている鳥 内の基板と接続されていることを特徴とする高耐 圧ドライバ回結。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は静電プリンタなど高電圧を必要とする 電子装置のドライバ回路に関するものである。

(従来の技術)

Hレベル、中間レベル、Lレベルのように、複数の出力レベルをもつ高耐圧ドライバ回路は、高耐圧CMOS構造に構成されている。

第5回に高耐圧CMOS型ドライバ回路を示す。 P 型基板 2 上に形成された N 型エピタキシャル暦 4 にNMOSトランジスタ(図の左側部分) とPMOSトランジスタ(図の右側部分)が形成されている。

NMOSトランジスタにおいて、6はソース間 極、8はゲート電極、10はドレイン電極であり、 ソース電極6はP^{*}型拡放領域12を介して落板 領域14と接続されている。

PMOSトランジスタにおいて、16はソース 電構、18はゲート電桶、20はドレイン電機で なる

NMOSトランジスタとPMOSトランジスタの間を分離するために、集板2に到達するP*型 拡酸領域22が形成されている。

(発明が解決しようとする課題)

高耐圧 C M O S 回路では、 素子分離に P N 接合分離を使用するので、 分離用拡散領域 2 2 を拡板 2 に到達するように 深く形成しなければならない。 M O S トランジスタの耐圧を高くするためには、

特開平2-32563(2)

エピタキシャル順4の厚みを輝くする必要があるが、厚くすれば分離用拡散領域22をさらに深くしなければならなくなる。そのため、高耐圧CMOS回路の耐圧は250V程度が限界である。

本税明は高耐圧CMOS回路よりも耐圧の高いドライバ回路を提供することを目的とするものである。

(課題を解決するための手段)

本種明は、互いに異なる電位レベルを出力する 2以上の出力トランジスタを伺えた高射圧ドライ パ回路であり、、各出力トランジスタを相互に誘 遺体分離されたシリコン単結晶の島内に形成され たNMOSトランジスタとし、少なくとも高電圧 が印加される出力トランジスタのソースをその出 カトランジスタが形成されている島内の基板と接 被させた。

(作用)

誘定体分離されたNMOSトランジスタの耐圧 はPN接合分離のものより高くなる。

相互に誘電体分離されたNMOSトランジスタ

ている.

N M O S トランジスタの構造は第5回のものと同じである。6 はソース電板、8 はゲート電極、1 0 はドレイン電板であり、ソース電板6 は P*型拡散領域1 2 を介して基板領域1 4 と接続されている。

抵抗はP型拡散領域36により構成されている。 38、40はその抵抗の電極である。

第2回(A)から(I)により何実施例の特に NMOS部分の製造方法を説明する。

(A) 34は面方位が(100)の単結品シリコン構版であり、その表面にはN型不純物拡散によりN・型拡散暦42が形成されている。拡散暦42の表面が無酸化法により酸化されてシリコン酸化膜44には素子分離領域を形成するために傾がWの頭口部46が写真製版とエッチンングにより開けられている。(B) シリコン酸化膜44をマスクにして基板34を異方性エッチングする。このエッチングにはアルカリ系異方性エッチング核を用いる。この異

では、ソースをそのMOSトランジスタが形成されている場内の指板と接続することができる。ソースを接板と接続することができる。リースを接板と接続することがかかからなる。トランジスタには基板パイアスがかか作する。もし、出ていないNMOSトランジスタを使用したとされば、その出力トランジスタを使用していないの出力トランジスタを使用していないの出力トランジスタで例えれば、そのドランジスタには300V以上の表には300V以上のあり、メガースがかかり、基板パイな動作を行なうことができなくなる。

(実腐例)

第1回は一実施例における出力用NMOSトランジスタ(図の左側)と抵抗(図の右側)を表わ している。

30はポリシリコン基板であり、菓子が形成されるシリコン単結晶は互いにシリコン酸化膜 (SiO₁)32によって相互に誘電体分離され

方性エッチングは(111)面に沿って斜め方向に進行し、断面がV字型の溝48が形成される。 溝48の深さは $W/\sqrt{2}$ である。

(C)シリコン酸化膜44を除去し、熱酸化によ リシリコン酸化膜32を形成する。

シリコン酸化族 3 2 上にポリシリコン暦 3 0 を 堆積する。

(D) ポリシリコン暦30の表面を研磨し、次に、 基板34を裏面例から研磨し、V字型の牌で基板 34が相互に分離されるまで研磨を行なう。

(E) 基板34の表面を酸化してシリコン酸化物 50を形成する。

(F) N型不統約拡散により拡散層42に到達するN*型拡散領域52を形成する。

P型不輔物拡散により P*型拡散領域 5 4 を形成する。

(G) ゲート酸化膜を形成する領域のシリコン酸 化膜を除去し、ゲート酸化膜56を形成する。

ポリシリコン暦を堆積し、写真製版とエッチングによりパターン化を施こしてゲート電極8を形

成する.

(H) P型不純物拡散により基板領域となる P 型拡散領域 L 4 を形成し、 N型不純物拡散により N 型放散領域 5 8 を形成する。

(I) その後、例えばPSG膜などの層間絶縁膜60を堆積し、コンタクト孔を形成し、その上からアルミニウム膜などによるメタル配線62を形成し、さらにその上からPSG膜などのパッシベーション膜64を堆積する。

なお、 (I) の右側部分はダイオードである。 第3回に一実施例のNMOSトランジスタを用いた髙引圧ドライバ回路の例を示す。

この回路は出力として高電圧レベル H (例えば300V) とグランドレベル L (0V) を出力するドライバ回路である。

NMOSトランジスタ70、72が高電圧電源 場子76とグランド(又は低電圧電源)端子78 の間に直列に接続されている。NMOSトランジスタ70のソース電極とNMOSトランジスタ7 2のドレイン電極が出力端子80に接続されてい Χ.

NMOSトランジスタフ2のゲート電機は抵抗 82を介して高電圧電源端子フ6に接続されており、またNMOSトランジスタフ4を介してグランド端子フ8に接続されている。NMOSトランジスタフ4のオン低抗は抵抗82の抵抗値より低くなるように形成されている。

84は低電圧(例えば5 V と 0 V)で動作するロジック回路であり、N M O S トランジスタ 7 O ,74のゲート電極にそれぞれ制御信号C 1 , C 2 を送出する。

NMOSトランジスタ70、72、74は全て第1図に示されるNMOSトランジスタであり、それぞれのソースと基板間は低低抗の拡散領域12を介して接続されており、高電圧がかかった場合でも基板パイアスはかからない。ロジック回路B4内のMOSトランジスタは通常のCMOSトランジスタで構成されている。

次に第3回のドライバ回路の動作について説明

する.

出力をHレベルとする場合はロジック回路 8 4から制御信号C1、C2としてローレベル (0 V)が出力される。これにより、NMOSトランジスタ70、74がオフになり、NMOSトランジスタ72には抵抗 8 2 を通してHレベルが加わり、出力にはHレベル (3 0 0 V)が出力される。

出力をレレベル(0 V)とする場合は、ロジック回路84から制御信号C1、C2としてハイレベル(5 V)が出力される。これにより、NMOSトランジスタ74がオンになってNMOSトランジスタ72がオフとなる。また、NMOSトランジタ70がオンになることにより、出力はしレベルとなる。

第4回は出力として2つの高電圧レベルH1, H2と2つの低電圧レベルL1, L2を出力する 4 組出力ドライバ回路の例を扱わしている。

N M O S トランジスタ 7 2 - 1 は高電圧レベル Ħ 1 を出力する出力トランジスタであり、そのゲ ート電極は抵抗82-1を介して高世圧電源編子76-1に接続されており、またNMOSトランジスタ74-1を介してグランド端子に接続されている。NMOSトランジスタ72-2を発送はあり、そのゲート電極は抵抗82-2を介して高地圧地源編子76-2に接続されており、またNMOSトランジスタ74-2を介してグランドスタ74-2を介してジスタ72-1、72-2のソース機械は出力端子80に接続されている。NMOSトランジスタ72-1、72-2のソース機械は出力端子80に接続

NMOSトランジスタ70-1は低電圧レベル L1を出力する出力トランジスタであり、そのソ 一ス電極は低電圧電源端子78-1に接続されて いる。NMOSトランジスタ70-2は低電圧レ ベルL2を出力する出力トランジスタであり、そ のソース電極は低電圧電源端子78-2に接続されている。NMOSトランジスタ70-1、70 -2のドレイン電極は出力端子80に接続されている。

特開平2-32563(4)

N M O S トランジスタ 7 O - 1 . 7 O - 2 . 7 4 - 1 . 7 4 - 2 のゲート選幅にはそれぞれ低電圧ロジック回路 8 4 から制御信号 C 1 1 . C 1 2 . C 2 1 . C 2 2 が印加される。

羽4回の実施例においても各NMOSトランジスタ70-1、70-2、72-1、72-2。74-1、74-2は第1回に示された店耐圧NMOSトランジスタであり、それぞれのソースはそれぞれの島内の基板低抵抗の拡散領域12を介して接続されている。

本実施例の動作について説明する。

例えばH1レベルを出力させるときは、制御信 号C21がローレベル、C22がハイレベル、C 11. C12がローレベルとなる。これにより、 NMOSトランジスタ72-1がオン、NMOS トランジスタ72-2、70-1、70-2がオ フになって、H1レベルが出力される。

また、例えば低電圧レベル L 1 を出力させると きは、制御信号 C 1 1 がハイレベル、 C 1 2 がロ ーレベル、 C 2 1 , C 2 2 がハイレベルとなる。

6 ……ソース電揺、12 …… P型拡放領域、14 …… 基板領域、30 ……ポリシリコン基板、32 ……シリコン酸化膜、34 …… 単結品シリコン、70,70-1,70-2,72-1,72-2,74-1,74-2 …… NMOSトランジスタ。

特許出顧人 株式会社リコー 代理人 弁理士 野口繁雄 これにより、NMOSトランジスタ70-1がオン、NMOSトランジスタ70-2,72-1.72-2がオフになって、L1レベルが出力される。


(発明の効果)


本発明では高電圧が印加される出力トランジスタを誘電体分離されたシリコン単結品内に形成し、かつ、そのソースをその島内の基板に接続するようにしたので、従来の高耐圧CMOS技術を使ったドライバ回路よりも高い耐圧、例えば300V以上のドライバ回路とすることができる。

また、CMOS構成のものより構造が簡単になり、コストが低下する。


4. 図面の簡単な説明


第1回は一実施例のNMOSトランジスタと抵抗を示す断面図、第2図(A)から同図(I)は一実施例の製造方法を示す断面図、第3回及び第4回はそれぞれ実施例のドライバ回路の例を示す回路図、第5回は従来の高耐圧ドライバ回路のCMOS部分を示す断面図である。








特開平2-32563(5)

















THIS PAST & LAW LISTED